> --------------------------------------------------------------------------------------------------------------------
> --实验题号   : Ex1-2
> --项目名称   : 半加器
> --文件名     : halfadder.vhd
> --作者       : 
> --班号.      :  
> --创建日期   : 2006-03-16
> --目标芯片   : EP1C6Q240C8
> --电路模式   : 
> --时钟选择   : 
> --演示说明   : 
> --功能描述   : 本文件给出了一位半加器的结构描述。
> --------------------------------------------------------------------------------------------------------------------
> 
> library ieee;
> use ieee.std_logic_1164.all;
> 
> entity halfadder is
> port(in1,in2:in std_logic;
> 	out1:out std_logic);
> end entity;
> 
> architecture a of halfadder is
> begin
> 	out1<=in1 xor in2;
> end architecture a;

• TN大牛能不能说说2769的算法，我的老是超时 (0) scauben0 2006-03-16 19:12:51
  • ft,我楼上的才是…… (0) TN 2006-03-16 19:20:12
    • 不用谦虚拉，，你们都是拉，，麻烦帮忙看一下，我的是直接做，想不出其它办法，过不了。。。。郁闷死了 (0) scauben0 2006-03-16 19:22:04
  • 我没做这个题阿 (0) TN 2006-03-16 19:20:40
    • 那样啊，好了，我还是自己想想先。。。。。 (0) scauben0 2006-03-16 19:23:24